华为在半导体领域提出的全新演进路径”韬（τ）定律”正在加速落地。10月8日，华为常务董事、终端BG董事长余承东在国际媒体圆桌会议上表示，从Mate XT 2三折叠手机开始，华为已引入采用基于韬定律的逻辑折叠（LogicFolding）技术芯片，未来肯定会有更多华为手机采用这类逻辑折叠芯片。

从”几何缩微”到”时间缩微”

据多家媒体报道，韬定律由华为公司董事、半导体业务部总裁何庭波在5月25日的2026国际电路与系统研讨会上首次提出，被定位为中国在全球半导体领域首次提出的、指导产业发展的新原则。其核心思路是从”几何缩微”转向”时间（τ）缩微”——不再单纯依靠缩小晶体管尺寸来提升性能，而是压缩芯片内部信号传输的时延。余承东曾用一句话概括两者区别：”摩尔定律追求更小的晶体管；韬定律追求更短、更快的信号路径。”

逻辑折叠如何工作

逻辑折叠是韬定律落地的核心技术。传统SoC的电路平铺在单层晶圆上，计算单元与缓存之间的横向走线距离较长；逻辑折叠则将芯片拆分为上下两层，按逻辑关系分配电路，通过微型垂直互连结构桥接，把关键路径的计算单元与SRAM缓存垂直对齐，从而大幅缩短信号传输距离。

实测性能与密度提升

首款量产落地该技术的手机SoC是麒麟9050 Pro，搭载于华为Mate 90系列。华为称该芯片整机性能较上一代提升31%，关键路径时延降低超过30%。CGTN的报道补充了更多实测数据：麒麟9050 Pro拥有500万个信号键合点和125 TB/s的片间带宽。经济观察报援引华为团队论文称，在逻辑折叠技术支撑下，该芯片每平方毫米晶体管密度从约1.55亿颗提升至约2.38亿颗，这一幅度相当于过去三年依靠几何尺寸缩放迭代获得的总和。

在受限环境下突围

这一架构创新发生在华为难以获取先进制程设备的背景下。余承东此前在被问及EUV（极紫外光刻）设备时表示，EUV当然是制造先进芯片的关键，中国目前正在研发，但现阶段国内仍依靠深紫外光刻（DUV）。逻辑折叠技术正是在获取部分技术受到限制的情况下，用来提升芯片能力的一种方法。

演进路线与长期展望

按照韬定律的演进路线，2026年的芯片P核频率将达到3.1GHz——参考此前报道，麒麟9030 Pro频率为2.75GHz，对应约12.7%的提升。华为还给出了更长期的展望：到2031年，预计实现400+MTr/mm²的晶体管密度与5.0GHz的主频。

目前，搭载麒麟9050 Pro的机型包括华为Mate 90 Pro Max系列、Mate 90 RS非凡大师以及Mate XT 2非凡大师。余承东表示，希望中国半导体产业的产能能够持续爬坡，未来为市场制造出更多先进产品。