韩国媒体 ZDNET Korea 于 11 月 10 日报道，三星电子已制定计划，力争在 2027 年初完成下一代先进封装技术「3D Cube-H」的开发，并同步推出首套设计工具包（Design Kit），随后启动潜在客户评估。这项技术以混合键合为基础，主要面向高性能 AI 芯片，被视为三星争夺先进封装市场、争取大型科技企业代工订单的重要布局。
从热压键合到混合键合
3D Cube 是三星的 3D 芯片堆叠技术，思路是把多颗芯片垂直叠放，在相同面积内集成更多晶体管。三星此前已经量产采用热压键合（TC Bonding）的 3D Cube-T，如今正在推进采用混合键合的 3D Cube-H。
两种技术的本质区别在于芯片连接方式。传统热压键合需要在芯片之间放置微小凸块，再加热施压完成连接，工艺相对成熟，在成本与良率上有优势。混合键合则让芯片之间的铜连接端子直接结合，省去中间连接结构，并把端子排列得更紧密，从而提高数据传输密度。
间距从 25 微米压到 6 微米
根据报道，三星 3D Cube-H 正在研发的互连间距（Pitch）约为 6 微米，而现有采用热压键合的 3D Cube-T 最小间距约为 25 微米。间距越小，单位面积内能布置的连接通道越多，芯片之间的数据传输能力随之提升，同时降低每比特数据传输所需的能耗。由于减少了传统凸块结构带来的热阻，混合键合在散热方面也更具优势。
半导体行业人士指出，混合键合能够大幅提高芯片之间的连接密度，同时降低每比特能耗，散热表现也优于热压键合。另一位熟悉情况的业内人士表示，三星此前一直在积极开发面向 3D 系统（逻辑）芯片的混合键合技术，计划先完成首个设计套件，再与潜在客户开展评估。
瞄准 AI 芯片与 HBM 集成
高性能 AI 芯片是 3D Cube-H 的重要应用方向。例如，GPU 等高性能逻辑芯片可以通过垂直堆叠提高集成度，也可以将逻辑芯片直接堆叠在高带宽内存（HBM）上方，缩短数据传输距离。随着 AI 模型规模持续扩大，GPU 与内存之间的数据交换需求不断增长，先进封装已成为影响 AI 芯片性能与能效的关键环节。
三星的目标很直接：借 3D Cube-H 增强先进封装竞争力，为争取大型科技企业 AI 芯片代工订单创造条件。据公开信息，三星还规划在美国得克萨斯州泰勒市建设第二座晶圆厂，为 AMD 与英伟达生产 HBM 基础裸片，而逻辑芯片与 HBM 的集成正列在 3D Cube-H 的适用清单中。封装与 HBM，被摆在了同一盘棋上。
仍处开发验证阶段
需要厘清的是节奏与顺序。按照三星的规划，设计工具包先交付，潜在客户评估在后——这意味着客户要先拿到工具做设计，才谈得上评估与导入。2027 年初那个节点交付的，是一套工具和一条已经跑通的工艺路线，而非订单；客户名单尚未披露。
换言之，3D Cube-H 目前仍处于技术开发与客户验证准备阶段，距离正式量产还有一段距离。从约 25 微米到约 6 微米，中间隔着一条混合键合的工艺路线，和一份尚未公布的客户名单。谁能把铜与铜之间的间距做得更小，谁就多一个被大型客户拉进产线评估的理由。
