IT之家 10 月 28 日消息，据科技媒体 semiconleadersasia 报道，前英特尔首席执行官帕特·基辛格（Pat Gelsinger）正通过风投机构 Playground Global 支持内存初创公司 Nagare Labs，开发下一代存储技术 Z2RAM。该公司近期完成由 Playground Global 领投的 500 万美元种子轮融资（约合人民币 3340 万元），目标是打造兼具 SRAM（静态随机存取存储器）速度与 DRAM（动态随机存取存储器）密度的 AI 计算内存，缓解长期困扰 AI 算力的”内存墙”。

基辛格与佐治亚理工团队的新赌注

Nagare Labs 由佐治亚理工学院研究者苏曼·达塔（Suman Datta）与于世萌（Shimeng Yu）创立，是一家从该校拆分出的半导体初创企业。据 Business Wire 公布的细节，达塔是英特尔高介电金属栅极与三栅极晶体管架构的共同发明人，于世萌则是开源存储器仿真工具 NeuroSim 的创建者。基辛格目前是 Playground Global 的普通合伙人，并担任 Nagare Labs 董事。

过去三十年，峰值算力以每年约 70% 的速度提升，而内存带宽每年仅增长约 20%，二者差距持续拉大，成为生成式 AI 推理的主要瓶颈。Nagare Labs 正是希望用一种新内存层同时解决速度与容量问题。

绕开 EUV 的存储新思路

Z2RAM 采用氧化物半导体材料，并计划通过 3D 混合键合直接集成在逻辑芯片上方。其关键卖点是使用标准后端工艺（BEOL），无需极紫外光刻（EUV）即可通过单次曝光形成多层存储结构，有望提升密度并降低制造复杂度与成本。

与依赖电容存电荷的传统 DRAM 不同，Z2RAM 采用基于晶体管的存储单元（由两个晶体管构成、以第二颗晶体管的栅极电容存电荷），可实现非破坏性读取，从而降低访问延迟。公司还计划像 NAND 闪存那样垂直堆叠存储单元，其初期六层方案的目标比特密度可达 2 纳米高密度 SRAM 的 5 倍以上——以一个 64MB 的 SRAM 区块为例，在相近带宽下可扩展至约 320MB。

仍处实验室原型阶段

这项技术目前仍处于实验室原型阶段。Nagare Labs 正在寻找研发制造合作伙伴，以突破大学洁净室的产能限制。公司计划在四年内（以 2026 年 10 月 26 日公布日为起点）推出可工作的 Z2RAM 内存芯片样品，并在未来十年内实现商业化交付。

基辛格表示，该设计”运行在现有晶圆厂基础设施之上”，有望定义”以内存为中心的算力”的下一个时代。不过，氧化物半导体存在原子空位导致的可靠性挑战，且 3D 键合接口尚无行业标准——这些都意味着从实验室走到量产仍有不小距离。对 AI 算力而言，Z2RAM 描绘的是一条绕开昂贵 HBM 与 EUV 的潜在新路径，但在此之前，它首先要证明自己能在真实产线上被造出来。