关键数据

利润主引擎：HBM 与 AI 服务器需求

三星电子在 10 月 8 日发布的初步业绩中，第三财季营业利润达 107.4 万亿韩元，同比大增 782.5%，单季营业利润史上首次突破 100 万亿韩元。

这轮爆发由 AI 数据中心建设推动。高带宽存储器（HBM）、服务器级 DDR5 与通用 DRAM、NAND 价格持续上行，设备解决方案（DS）半导体部门贡献了绝大部分营业利润。

终端业务为何仍然承压

与半导体部门形成反差，设备体验（DX）部门（覆盖手机、电视、家电）受内存涨价推高零部件成本、终端需求放缓影响，盈利仍承压。

这也意味着，内存涨价对三星内部是”双刃剑”：既做大半导体利润，又挤压自家终端产品的毛利空间。

后续要看什么：DRAM 价格与 HBM4

第四财季通用 DRAM 与 NAND 价格涨幅、HBM4/HBM4E 客户验证与出货进展，以及长期供货合同签署情况，是后续关键观察点。

多家机构判断，内存供需缺口预计持续至 2027 年，甚至有观点看到 2028 年；供应短期难以快速放量。

所以呢：对行业而言，存储芯片上行周期由 AI 资本开支主导，短期内供需缺口难解。值得注意的是，三星盈利对半导体景气的依赖度显著提高，终端业务若无法传导成本，将拖累整体韧性。

常见问题

三星 Q3 净利为什么涨这么多？

主要受 AI 服务器对 HBM、DRAM、NAND 的需求拉动，叠加存储芯片价格维持高位，半导体部门盈利大幅扩张。

前三季度累计表现如何？

前三季度营收 500.63 万亿韩元（同比 +108.8%），归母净利润 193.58 万亿韩元（同比 +675.28%），均创历史同期新高。

手机和家电业务赚钱吗？

不赚钱。DX 部门受零部件成本上升与终端需求放缓影响，盈利仍承压，未能跟随半导体部门同步改善。

信息来源

信息来源：IT之家 2026 年 10 月 29 日援引三星电子 2026 财年第三财季业绩快报。

在近日举行的 2026 年度技术网络研讨会上，存储厂商美光（Micron）对 DRAM、泛 HBM、NAND 与 SSD 的未来发展作出展望，并重点披露了两类新型 3DS（三维堆叠）内存：vHBM 与 vEIM。按照规划，这两款产品将与标准 HBM5 一同在 2028 年面世，分别面向高带宽计算与端侧 AI 推理场景。

vHBM：3D 集成版 HBM

vHBM 可理解为 HBM 的 3D 集成版本。其架构垂直堆叠 DRAM Die（裸片）、Base Die（基底裸片）与 XPU 逻辑主芯片，进一步缩短数据通信路径，从而提升带宽效率并降低能耗。

美光强调，vHBM 能与标准 2.5D HBM 共存。这意味着系统设计师在采用 vHBM 时，无需彻底抛弃既有的 2.5D HBM 方案，平滑过渡成为可能，降低了新架构的导入门槛。

vEIM：面向端侧 AI 推理

vEIM 在结构上与 vHBM 类似，但其设计目标明确指向端侧 AI 推理场景。美光给出的初代产品目标是实现 2TB/s 的带宽，以及低于 1pJ/bit（皮焦每比特）的能效。

在数据中心之外，大量 AI 推理正从云端下沉到手机、电脑、汽车等边缘设备。对这类设备而言，功耗与散热空间极为有限，而 <1pJ/bit 的能效指标正是为了应对端侧设备的功耗约束——在有限供电下尽可能多地完成推理计算，是 vEIM 的核心卖点。

混合键合与集成散热是关键

要实现 vHBM 与 vEIM，美光计划应用无凸块（bumpless）的混合键合（hybrid bonding）技术。相比传统凸块互连，无凸块键合能够支持更高的互连密度，从而帮助达成前述带宽与每比特能耗目标。

与此同时，美光还计划导入集成散热解决方案，以化解三维堆叠带来的热量积聚问题——在多层裸片紧密叠放的结构下，散热效率直接决定系统能否稳定维持峰值带宽。

行业意义

从 HBM 到 vHBM、vEIM，存储与逻辑芯片的边界正持续模糊。当内存以三维方式直接与算力芯片堆叠在一起，”内存墙”对 AI 算力的束缚有望被进一步打开。对云端训练与端侧推理两条路线而言，更短的数据通路、更高的带宽密度与更低的功耗，都将直接影响下一代 AI 硬件的能效上限。2028 年这两类产品的落地节奏，值得持续关注。

据韩联社报道，SK 海力士开发总管安炫（Ahn Hyun）于 10 月 14 日在首尔江南区 COEX 举行的「第 28 届韩国半导体大展」（SEDEX 2026）上发表主旨演讲时预测，到 2030 年，人工智能基础设施的性能规模将增长约 20 倍。

安炫指出，当前 AI 推理市场正同时在三个维度快速扩张：任务复杂度的提升、单次处理信息量（上下文长度）的激增，以及推理请求量的井喷。这些因素相互交织，推动了 AI 算力基础设施需求的迅猛增长。

存储成为新的性能瓶颈

随着 AI 推理需求的暴增，承担海量数据存储与迁移任务的存储器，其关键地位愈发凸显。特别是用于保存并复用前序处理信息的「键值缓存（KV Cache）」容量持续膨胀，迫使系统必须将数据分摊存储于高带宽内存 HBM、DRAM 以及 SSD 等不同介质中。分析表明，在此过程中产生的数据迁移，正演变为制约性能提升并推高系统能耗的全新瓶颈。

安炫强调，行业不能仅停留在提升单一存储芯片的性能上，而亟需采取优化整个存储层次结构的全局方案。

下一代存储技术布局

为此，SK 海力士在持续优化现有 HBM 性能的同时，正全力推进 3D 堆叠 DRAM 以及高带宽闪存 HBF 等下一代存储技术的研发：

• 3D 堆叠 DRAM：通过在 GPU、NPU 等逻辑芯片之上直接堆叠 DRAM，在大幅跃升传输性能的同时显著降低能耗。
• 高带宽闪存 HBF：将成熟应用于 HBM 的硅通孔立体堆叠与高速 I/O 接口技术导入 NAND 闪存，旨在 HBM 与 DRAM 之间开辟全新的存储层级。

IT之家从报道获悉，SK 海力士的目标是将 HBF 的带宽做到同代 HBM 的 50% 左右，同时实现约 10 倍的容量扩容。这意味着，在 AI 推理负载持续走高的趋势下，存储厂商正试图通过重构存储层级，来缓解数据搬运带来的性能与功耗压力。

市场研究机构路孚特（LSEG）的 SmartEstimate 指标综合了 21 位分析师的预测，并向过往研判准确度更高的分析师赋予更高权重。该指标显示，这家全球最大存储芯片厂商在 7 至 9 月季度的营业利润预期达到 106.1 万亿韩元（约合 5260 亿元人民币）。而在去年同期，三星的营业利润仅为 12.17 万亿韩元（约合 603 亿元人民币）。本次业绩若如期兑现，将是三星连续第四个季度刷新营业利润纪录。

盈利预期已被下调近 8%

需要留意的是，自 8 月底以来，分析师已经把三星的盈利一致预期下调了 7.7%。尽管存储芯片涨价势头有所放缓、韩元汇率走强，三星仍有望交出史上最强单季业绩之一。多家芯片厂商判断，这场始于一年前的芯片紧缺局面还将延续至明年，甚至有可能持续到 2028 年。

背后的核心逻辑是：AI 基础设施的需求增速已经超过了供给扩张速度，存储芯片持续处于供货紧张状态。三星、SK 海力士与美光这几家全球头部存储厂商，均在这一轮涨价周期中取得创纪录的利润与利润率。

涨价放缓引发利润率见顶担忧

不过，第三季度的芯片涨价节奏已经明显放慢。集邦咨询（TrendForce）预测，普通 DRAM 第四季度合约价格环比将上涨 10% 至 15%；对比第二季度约 60% 的环比暴涨，涨幅已大幅回落。集邦咨询研究高级副总裁吴雅婷（Avril Wu）表示，虽然市场依旧处于供给紧张的格局，但后续价格上涨速度预计将会放缓，供应商对于继续大幅提价持谨慎态度，担心此举会大范围损害消费电子的终端需求。

三星曾在 7 月对外表示，计划争取让长期订单覆盖自身约三分之二的存储产能。与同行一样，三星希望借此降低行业周期性暴涨暴跌对自身业务的冲击。来自美国的竞争对手美光认为，2027 至 2028 年芯片市场的供需紧张程度甚至会超过今年；不过该公司预计本季度毛利率将从 87% 小幅下滑至 86.3%。SK 证券分析师韩东熙（Han Dong-hee）测算，三星存储业务第三季度营业利润率预计为 76%，与上一季度持平。

中国厂商切入低端市场

与此同时，三星还要面对来自中国厂商日趋激烈的竞争。目前中国厂商主要布局低端产品线，但同样正在受益于这一轮由 AI 驱动下的存储缺货行情。调研机构 Summit Insights Group 高级研究分析师陈健佳（Kinngai Chan）在一份报告中写道，行业调研显示，越来越多的整机厂商已经开始采用国产 DRAM 以及 NAND 闪存产品。

汇率波动是另一重不利因素。第三季度韩元兑美元升值 14.3%，从 17 年低点强势反弹，创下自 1998 年初之后最大单季度升幅。韩元走强之后，海外业务的盈利在换回本币入账时就会出现缩水。三星的股价自 6 月历史高点至今已经回落大约 25%，但相较今年年初的价位依旧实现翻倍以上的涨幅。

加码 HBM 追赶 SK 海力士

三星计划进一步提升高带宽内存 HBM 的销量。HBM 是 AI 数据中心的关键零部件，三星希望借此缩小与行业龙头 SK 海力士之间的差距。此前由于面向英伟达的产品资质认证进度延后，三星曾经在 HBM 供货上处于落后位置；不过今年该公司通过加大最新一代 HBM4 芯片的出货量，已经实现追赶。摩根大通的预测显示，三星今年 HBM 市场份额有望从去年的 20% 提升至 34%，而 SK 海力士的份额预计将从 60% 下滑至 46%。

三星将于本周四率先发布第三季度的初步业绩，完整详细的数据则会在 10 月下旬对外公布。在 AI 需求带动长达一年以上的涨价行情过后，投资者正在密切关注存储芯片价格涨势降温这一变化。

会面背景：内存价格持续飙升

当前各类存储产品普遍紧缺，给全球电子行业带来压力，也制约着人工智能基础设施与服务的扩张。存储芯片价格不断上涨，已经成为数据中心运营商最主要的成本项之一。

早在今年 3 月，AMD 已与三星达成供货协议，合作方向涵盖新一代高带宽内存（HBM）与先进存储芯片。此次会面，正是双方在内存供应紧张背景下进一步深化合作的信号。

七个月内二度访韩

这是苏姿丰在七个月之内第二次前往首尔。韩国在全球科技生态中地位关键，既是人工智能硬件的重要供应方，也是重要的消费市场。韩国正统筹推动三星及本土同行 SK 海力士等企业，合计投入 8800 亿美元（约合 5.91 万亿元人民币），用于面向人工智能时代的数字基础设施与数据中心建设。

三星与 SK 海力士为全球多款高端 AI 加速芯片供应所必需的 HBM 高带宽内存。与此同时，韩国头部电信企业、制造厂商与互联网平台公司，也都在大幅加码 AI 数据中心与下一代企业级服务的投资。

短缺短期难解

业内普遍预期，在新增产能全面投产之前，内存紧缺与价格上涨的局面仍将延续。对于依赖大容量高带宽内存的 AI 训练与推理集群而言，供应链的稳定性直接关系到 AI 算力基础设施的扩张节奏。AMD 与三星高层的最新会晤，凸显出保障 AI 产业链稳定的迫切需求。三星与 AMD 双方均未对此次会面细节置评。

当地时间 9 月 15 日，美光科技 CEO 高级顾问、前执行副总裁兼首席商务官苏米特·萨达纳（Sumit Sadana）在 Six Five Summit 2026 半导体专题论坛上，与分析师 Patrick Moorhead 展开对话。他的核心判断直白而冷峻：当前内存短缺已覆盖所有市场领域，即便供应商全力扩产，短期内也难以判断供应何时能追上需求。

萨达纳指出，AI 系统的表现越来越多地取决于内存容量、内存性能，以及处理器与内存之间的传输带宽。大型 AI 模型需要驻留在内存中，推理和训练过程中有大量数据需要在内存与处理器之间反复搬运。内存容量不足，模型无法完整加载；带宽不足，高性能处理器会因等待数据而无法充分发挥算力。换句话说，内存正在成为决定 AI 性能上限的关键变量。

新产能要等到 2028 年才爬坡

萨达纳预计，真正有意义的新增供应要到 2028 年才会开始爬坡，而供需何时恢复平衡，目前仍看不到明确时间。他强调，晶圆厂无法迅速建成——新厂需要完成审批、基础设施建设、设备安装、调试和良率爬坡。2028 年只是初始爬坡，新增产能还要在之后数年才能逐步形成规模，美光的产能建设将持续未来十年甚至更长时间。

一个常被忽视的细节是先进存储的制造难度。萨达纳透露，DRAM 晶圆制造大约包含 2000 道工序，从晶圆开始生产到最终产品交付，完整周期约为 5 个月，其中前端晶圆制造接近四个月，组装、封装和测试还需一个月至一个半月。他形容，堆叠 12 层 DRAM、再与 GPU 连接的 HBM（高带宽内存）能够稳定工作，”几乎是一个奇迹”。

商业模式被重塑：从”随用随买”到多年协议

内存短缺正在改变行业的交易方式。萨达纳表示，美光正与部分客户签署”战略客户协议”。过去的内存采购协议通常只有一年期限，新的战略协议要求双方作出多年承诺——美光锁定供应，客户锁定需求。这些协议需要具备足够明确的投资回报，从而让美光能够为未来数年的资本开支提供依据。

更深的变化发生在研发环节。为在 AI 硬件市场形成差异化，一些客户已与美光讨论长达 5 至 7 年的研发路线图，内存从系统研发早期就参与联合设计，关系越来越类似 ASIC 定制模式。萨达纳表示，这类项目通常只涉及一至两家内存厂商，合作方可能在一段时间内成为独家供应商。

资本开支大幅跃升

为填补供需缺口，美光正以前所未有的力度扩张产能。萨达纳透露，美光 2025 财年资本开支略高于 130 亿美元，2026 财年预计接近这一数字的两倍（约 260 亿美元），2027 财年可能超过 450 亿美元。公司还将美国长期投资计划由 2000 亿美元提高至 2500 亿美元，并提前了部分投资时间表。

具体进展方面，爱达荷州 ID1 晶圆厂预计 2027 年年中产出首批晶圆，ID2 晶圆厂预计 2028 年末前后产出首批晶圆；纽约州规划四座晶圆厂，首座预计 2030 年实现产出；日本、新加坡等地也在推进扩产。萨达纳提醒，这些项目覆盖晶圆制造、封装测试等环节，但多数短期内无法转化为实际供应。

下一波需求：智能体与物理 AI

萨达纳认为，数据中心 AI 并非内存需求的终点。智能体 AI 和物理 AI 将成为新的增长来源，这些需求不会替代上一轮，而是相互叠加。大模型训练仍要继续，推理规模还会扩大，智能体 AI 将增加新的计算负载，自动驾驶、工业设备和机器人则会进一步把 AI 带入现实世界。

他特别看好人形机器人。萨达纳预计，每台人形机器人可能搭载数百 GB 的 DRAM 以及数 TB 的 SSD NAND，单机存储价值量远高于手机或电脑。一旦实现规模化，将同时拉动 DRAM 和 NAND 需求。他甚至认为，人形机器人可能成为”有史以来规模最大的产品市场之一”，但全面普及仍需较长时间。

随着 AI 能力从云端向边缘设备扩散，汽车、PC、智能手机、工业设备及新的 AI 原生终端都将搭载更强的本地模型，这同样意味着对存储芯片的需求。萨达纳的判断指向同一个结论：在 AI 时代，内存不再是无声的背景组件，而是决定算力上限的战略资产。

据韩媒《朝鲜日报》（The Chosun Daily）报道，当地时间 9 月 16 日，在美国加州圣克拉拉会议中心举行的“AI 基础设施峰会”上，AI 内存的未来成为核心议题，多家半导体企业同步公布了新产品路线图。三星电子提出，希望借助上个月发布的下一代 AI 内存 zHBM，将 AI 加速器的响应速度提升 10 倍。

从每秒 100 词元到 1000 词元

三星电子美国公司（DSA）负责存储产品规划的高管金仁东（音译）在会上介绍，现有的对话式 AI 系统为每位用户每秒处理约 100 个词元（Token），而三星的目标是将其跃升至每秒 1000 个词元，从而更好地支撑智能体（Agent）类应用对实时性的要求。

zHBM 的关键思路，是把高带宽内存（HBM）直接垂直堆叠在 AI 加速器之上。金仁东将其比喻为“在酒店客房里安装一部直达一楼大堂的专用电梯”——数据不再需要绕远路，延迟随之显著下降。据称，这项设计可使性能最高达到现有 HBM5 的 8 倍，能效达到其 3 倍。

三星的存储路线图不止 zHBM

除了 zHBM，三星还在会上宣布，计划从 2028 年起提供三维存储方案 zNAND-O 的样品。这意味着三星正从“内存”与“存储”两端同时发力，试图在 AI 基础设施的存储层形成更完整的布局。

CXL 能否替代 HBM 仍存争议

会上，常被视作 HBM 补充方案的 CXL（Compute Express Link，计算快速链路）技术遭到了部分与会者的质疑。CXL 是一种下一代内存互连标准，可让计算设备连接更多内存、为服务器扩容，也能让不同服务器共享内存。有观点乐观地认为，CXL 普及后有望缓解 HBM 价格高、供应不足的问题，即便减少 HBM 用量，服务器也能保持相近性能，从而大幅降低搭建成本。

不过，反对声音同样明确。OpenAI 负责 AI 加速器设计的研究员丹尼尔·莫里斯（Daniel Morris）持保留态度：“就 AI 模型的实际运行而言，我找不到 CXL 能用在哪里。如果一定要找一个用途，那就是存放大型 AI 模型中很少用到的冷数据。”英特尔 AI 片上系统（SoC）架构负责人维迪娅·蒂亚加拉詹（Vidya Thyagarajan）也指出，用 CXL 整合内存确实有益，但它补充的是辅助存储，无法替代 HBM；GPU 之间通过 CXL 传输数据，速度远远比不上 HBM。

市场格局短期难改

尽管围绕技术路线存在分歧，主导 HBM 市场的三星电子与 SK 海力士，仍被普遍看好将继续保持良好的发展势头。在 AI 算力需求持续扩张的背景下，谁能在内存带宽、能效与成本之间取得更好平衡，谁就掌握了下一代 AI 基础设施的关键话语权。

2026 年 9 月 11 日至 13 日，2026 中国算力大会在河北廊坊举行。本届大会首次设置”算力首创首发发布会”，集中发布国产算力芯片、智能体与绿色算力等突破性成果。大会释放的最强信号，不是某款芯片的单点参数，而是一个产业逻辑的确立——国产算力竞争正从”单卡比拼”走向”系统级较量”。

从单卡到系统：超节点成为主战场

渤海证券在会前指出，国内头部大模型企业持续深化”芯模协同”，把国产算力芯片作为模型推理的核心底座；上海证券同样认为，在海外芯片出口管制背景下，算力自主可控愈加凸显。过去行业讨论的焦点是”单卡算力能否追上英伟达“，而本届大会展示的方向，是把芯片、集群、模型、调度作为一个整体系统来优化。

标志性成果在 9 月 12 日揭晓的”年度重大突破成果”共 15 项中集中体现：润泽科技的单体 200MW、10 万卡超大规模智算中心入选”年度卓越成就”，可承载 10 万张 AI 加速卡，兼容风冷与液冷，PUE 稳定低于 1.2；中兴通讯基于 OEX 架构的国产高性能 Matrix 集群超节点，将芯片适配周期压缩至 3 到 6 个月；天翼云的国产超节点架构全液冷万卡智算集群，算力利用率突破 80%，国产星辰大模型迭代周期压缩 50%。这些成果的共同特征是：不秀单颗芯片，秀的是系统级能力。

一体化算力网：从”建好”走向”用好”

大会期间，国信数算一体化算力网试验场珠三角核心枢纽正式上线，这是继 6 月 28 日京津冀试验场之后，”13N”产业链生态布局的又一关键落子。京津冀试验场已可提供 5000P 以上算力，兼容 21 款芯片与 6 类国产模型；珠三角上线后，试验场网络从”一点突破”扩展为”南北联动”，为跨区域、跨主体的算力调度提供真实网络验证环境。

制度层面同步补位。论坛发布《智能计算算力服务成本度量与评价》团体标准初步成果意见征询稿，由 51 家产学研用单位联合编制。该标准首创跨芯片 Token 计量基准，把计价单位从”GPU 卡时”切到”有效词元”，构建三级度量体系与六因子成本模型，推出成本效能评价指数（CEER），将算力服务划分为五个等级。这意味着全国一体化算力网正从”建好”走向”用好”。

政策目标：五年增长超五倍

工信部近日印发的《信息通信行业发展”十五五”规划》提出：到 2030 年，智能算力规模达到 9800 EFLOPS，相较 2025 年的 1590 EFLOPS 增长超过 5 倍；信息基础设施累计投资 3.8 万亿元；新建大型、超大型算力设施 PUE 降至 1.2 以下。规划特别强调”加大力度适配国产算力芯片”——国产化是这轮投资的核心约束条件之一。

芯片端：昇腾 950 超节点将至，HBM 是短板

最受关注的国产算力系统是华为昇腾 950 超节点（Atlas 950 SuperPoD）：以单柜 64 卡为基本单元，支持 1024 张 NPU 卡高速互联，实现 256TB 跨物理节点统一内存编址，NPU 往返时延压缩至 3 微秒，FP8 算力达 1 EFLOPS。华为给出的上市时间表为 2026 年第四季度，满配状态下由 128 个计算柜和 32 个互联柜组成，共 160 个机柜、约 1000 平方米，搭载 8192 颗昇腾 950DT 芯片。上一代 384 卡超节点已实现 750 多套商用落地，覆盖互联网、运营商、金融、医疗、交通、制造等行业。

值得关注的是”国芯训国模”的工程验证：DeepSeek V4 已同时在英伟达 GPU 与华为昇腾 NPU 上完成细粒度专家并行方案验证，通用推理任务实现 1.50 至 1.73 倍加速，延迟敏感场景最高加速 1.96 倍。2026 年中国 AI 加速卡国产市占率已突破 41%，国产化率约 40%、自给率约 42%，2030 年预计自给率达 70%。

但瓶颈同样清晰。HBM（高带宽内存）是当前国产算力供应链最难快速补齐的缺口。据韩媒报道，长鑫存储主力研发的 8 层堆叠 HBM3 产线良率长期卡在 25% 至 30%，约为量产黄金良率 80% 的三分之一，原因指向硅通孔（TSV）技术成熟度不足。长鑫已进入 HBM3E 风险试产，由寒武纪、阿里平头哥等测试，最快可能于 2027 年迈向商用。

三个量化标准看进度

综合大会信息，可从三个维度跟踪国产算力产业的真实进度：第一，超节点部署规模，从千卡级走向万卡、十万卡级，是算力系统从”验证”走向”生产”的标志；第二，芯片适配周期，中兴 OEX 架构压缩至 3 至 6 个月，意味着国产芯片与大模型的适配效率在提升；第三，HBM 的良率与产能，从 25% 到 80% 是从”试产”走向”量产”必须跨越的台阶。

芯模协同的飞轮已经开始转动，但要让飞轮真正高速运转，还需要 HBM 等关键环节的同步突破。

本文基于 2026 中国算力大会公开报道、东方财富及中国经济新闻网资料整理。

资本开支接近翻倍

美光将 2026 财年资本支出计划从年初的约 180 亿美元上调至约 200 亿美元，主要用于 HBM 与新一代 1-gamma DRAM 制程。首席财务官马克·墨菲（Mark Murphy）后续指引显示，全年开支可能进一步升至 250 亿至 270 亿美元区间。与 2025 财年 138 亿美元的净资本支出相比，2026 财年增幅接近翻倍。

HBM 产能售罄，短缺或延续至 2026 之后

董事长兼首席执行官桑杰·梅赫罗特拉（Sanjay Mehrotra）称，公司已就 2026 日历年全年的 HBM 供应量与价格同客户达成一致，产能”全部售罄”。他警告，在可预见的未来，行业总供应量将远低于需求，紧张状况将持续到 2026 日历年并延续至此后；中期来看，美光仅能满足部分关键客户 50% 至三分之二的需求。

梅赫罗特拉表示，HBM 整体市场规模将以约 40% 的年复合增长率，从 2025 年的约 350 亿美元增至 2028 年的约 1000 亿美元，这一里程碑比此前预期提前两年到来。他预计，内存正从系统组件转变为决定人工智能性能的战略资产。

全球扩产应对缺口

为弥补供需缺口，美光正加速全球制造布局：爱达荷州首座新晶圆厂预计 2027 年中期产出首片晶圆，纽约州新厂计划 2026 年初动工，并在日本、新加坡与印度推进技术升级、产能建设及封测设施扩建。公司同时与客户协商更具约束力的多年期供货合同，以锁定未来增长。

当前 HBM 是怎么造的

HBM 由多个 DRAM 核心裸片通过 TSV（硅通孔）连接到基础裸片，构成 3D 堆叠结构，目前最高可做到 16 层（16-Hi）。HBM 与 GPU 是两颗独立芯片，借助 2.5D 封装共同安装在硅中介层上。每个 HBM 模块通过硅中介层提供 1024 个输入输出与 16 个通道。

相比传统显存 GDDR6（约 24GB 容量、768GB/s 带宽），采用四堆叠的 HBM3E 能省下近一半空间，最高提供 144GB 容量与 4TB/s 带宽，在功耗与运营成本上的优势明显。

旗舰 HBM4 的规格

在 SK海力士的路线图中，HBM4 是顶级产品：DRAM 密度最高 24Gb，单颗容量最高约 36GB，输入输出位宽增至 2048 位，输入输出速度 8Gbps，带宽突破 2TB/s。官方称其功耗效率较 HBM3E 提升 40% 以上，热阻改善 14% 以上，内部集成超过 2 万个 TSV 与 1.6 万余个微凸块，16 层版本正进行资质认证。

突破 16 层极限

随着带宽需求每两代近乎翻番，现有封装面临 2.2 倍散热负担与 TSV 面积持续增加的挑战。SK海力士正在探索混合键合（Hybrid Bonding）：相比现行的 MR-MUF 工艺，混合键合能让核心裸片增厚 24%、TSV 间距缩小至 18 微米以下，并在增加层数的同时把热阻再降 35%。

此外，类似三星 HPB 的思路，SK海力士研发了名为 I-HBM 的局部热点缓解技术，在热点区域嵌入高导热且绝缘的冷却组件，可再降 30% 以上热阻。

拉来英特尔 EMIB

在系统级封装层面，SK海力士的演示材料除列出台积电 CoWoS 系列外，还出现了英特尔的 EMIB（嵌入式多芯片互连桥接）技术。EMIB 通过在基板内嵌入微型硅桥实现芯片间高密度互连，设计更灵活，并能降低成本、提升良率。业界也有英特尔与 SK海力士在内存领域展开合资合作的传闻。

展望未来，SK海力士希望最终把 HBM 直接堆叠在加速器之上，实现真正的 3D 集成。要让这条路走通，设计、材料与中介层技术的协同优化，以及全行业的持续合作，缺一不可。