当前 HBM 是怎么造的

HBM 由多个 DRAM 核心裸片通过 TSV（硅通孔）连接到基础裸片，构成 3D 堆叠结构，目前最高可做到 16 层（16-Hi）。HBM 与 GPU 是两颗独立芯片，借助 2.5D 封装共同安装在硅中介层上。每个 HBM 模块通过硅中介层提供 1024 个输入输出与 16 个通道。

相比传统显存 GDDR6（约 24GB 容量、768GB/s 带宽），采用四堆叠的 HBM3E 能省下近一半空间，最高提供 144GB 容量与 4TB/s 带宽，在功耗与运营成本上的优势明显。

旗舰 HBM4 的规格

在 SK海力士的路线图中，HBM4 是顶级产品：DRAM 密度最高 24Gb，单颗容量最高约 36GB，输入输出位宽增至 2048 位，输入输出速度 8Gbps，带宽突破 2TB/s。官方称其功耗效率较 HBM3E 提升 40% 以上，热阻改善 14% 以上，内部集成超过 2 万个 TSV 与 1.6 万余个微凸块，16 层版本正进行资质认证。

突破 16 层极限

随着带宽需求每两代近乎翻番，现有封装面临 2.2 倍散热负担与 TSV 面积持续增加的挑战。SK海力士正在探索混合键合（Hybrid Bonding）：相比现行的 MR-MUF 工艺，混合键合能让核心裸片增厚 24%、TSV 间距缩小至 18 微米以下，并在增加层数的同时把热阻再降 35%。

此外，类似三星 HPB 的思路，SK海力士研发了名为 I-HBM 的局部热点缓解技术，在热点区域嵌入高导热且绝缘的冷却组件，可再降 30% 以上热阻。

拉来英特尔 EMIB

在系统级封装层面，SK海力士的演示材料除列出台积电 CoWoS 系列外，还出现了英特尔的 EMIB（嵌入式多芯片互连桥接）技术。EMIB 通过在基板内嵌入微型硅桥实现芯片间高密度互连，设计更灵活，并能降低成本、提升良率。业界也有英特尔与 SK海力士在内存领域展开合资合作的传闻。

展望未来，SK海力士希望最终把 HBM 直接堆叠在加速器之上，实现真正的 3D 集成。要让这条路走通，设计、材料与中介层技术的协同优化，以及全行业的持续合作，缺一不可。