在 2025 年北美技术论坛上，台积电正式公布了代号 A14 的新一代制程，属于 1.4 纳米级别。官方将其定位为推动下一波人工智能转型、并增强智能手机端侧智能的关键技术。按照规划，A14 将超越当前 3 纳米家族，以及预计 2025 年下半年量产的 2 纳米（N2）工艺。

相比 N2 的提升

台积电公布的数据称，与 N2 相比，A14 在同等功耗下可实现最高 15% 的速度提升，或在同等速度下降低最高 30% 的功耗，同时逻辑密度提升 20% 以上。其采用第二代环绕栅极（GAAFET）架构，并配合优化后的 NanoFlex Pro 标准单元，兼顾能效与设计弹性。A14 计划于 2028 年进入量产，并将衍生出多个版本：面向高性能、含背侧供电的 A14P，以及侧重性能与成本取舍的 A14X、A14C。

3 纳米家族与先进封装

在 A14 之前，3 纳米家族仍在扩张：第三版 N3P 已于 2024 年第四季度如期量产，较 N3E 提升约 5% 性能或降低 5%–10% 功耗，并保持 IP 完全兼容；后续的 N3X 将进一步带来约 5% 性能提升或 7% 功耗下降，并支持最高 1.2V 工作电压以满足高性能计算需求。封装方面，台积电推出晶圆级系统 SoW-X（System-on-Wafer-X），计划 2027 年量产，可在餐盘大小的基板上集成至少 16 颗大型计算芯片、内存模块与光互连，功耗可达数千瓦，算力有望达到当前 CoWoS 方案的 40 倍；到 2027 年，CoWoS 也计划支持 12 层以上的 HBM 堆叠。此外，约 1.6 纳米的 A16 制程预计在 2026 年前后引入背侧供电（Super Power Rail）技术。

为什么重要

台积电资深副总裁 Kevin Zhang 曾预计，半导体产业营收有望在 2030 年突破 1.5 万亿美元，其中高性能计算与人工智能将占 55% 以上。A14 所代表的并非单纯的晶体管微缩，而是与芯粒（chiplet）、光互连、系统级优化结合后的总体能效跃迁——这正是全球 AI 数据中心与端侧设备最稀缺的算力基础。需要指出的是，A14 是台积电既有路线图的延续，其进展与英特尔 14A、三星等对手的先进制程竞赛，将持续牵动整个产业链的格局。