双裸片垂直堆叠，逻辑折叠技术首次商用落地

半导体分析机构 Kurnal Insights 于当地时间 9 月 30 日发布了华为麒麟 9050 Pro 芯片的裸片（Die Shot）显微照，首次从物理层面展示了这款芯片的内部结构。照片显示，麒麟 9050 Pro 由两颗尺寸完全相同的裸片垂直堆叠而成，单颗尺寸 11.13 × 10.84 毫米，每颗裸片面积约 120.65 平方毫米，这一面积甚至略小于前代麒麟 9030S 的 122 平方毫米。

两颗裸片分工明确：一颗负责核心计算逻辑，另一颗专用于 SRAM 与缓存，两者通过高密度垂直互连技术连接。这一结构正是华为韬定律”逻辑折叠”（LogicFolding）技术的首次商业化落地。该技术将芯片从传统的平面布局改为垂直堆叠，用极短的垂直互连替代长距离水平走线。

以”时间缩微”替代”几何缩微”

华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台 ChinaXiv 上发表署名论文，提出以”时间（τ）缩微”替代”几何缩微”作为半导体演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延。

第三方分析师 @Taog_1575 根据 Die Shot 解析称，其逻辑裸片采用中芯国际 N+3 工艺，SRAM 裸片则采用 N+2 工艺。由于单颗裸片面积缩小，单颗裸片的良率应高于麒麟 9030 Pro，但该芯片仅用于 Mate 90 Pro Max 及以上版本，整体封装良率可能仍然偏低。

晶体管密度提升 55%，功耗不升反降

晶体管密度方面，何庭波此前在论文中表示，麒麟 9050 Pro 的等效晶体管密度从麒麟 9030 Pro 的每平方毫米约 1.55 亿个提升至约 2.38 亿个，增幅约 55%。何庭波表示，这一增幅”相当于我们此前三年依靠几何尺寸缩小所取得的成果总和”。

按直觉，功耗密度本应随密度提升而同步攀升，但论文给出的结果却截然相反——在性能对齐的条件下，麒麟 9050 Pro 在真实负载基准测试中实现的 NPU 功耗降低 66%、GPU 功耗降低 58%、CPU 性能核功耗降低 41%。

市场研究机构伯恩斯坦将这一进展称为”被低估的突破”，并指出良率与散热仍是 3D 堆叠技术在大规模量产中需要持续解决的工程挑战。伯恩斯坦报告显示，麒麟 9050 Pro 将移动芯片与苹果的技术差距缩小至约三年，而上一代差距约为四年。

随 Mate 90 系列登场，端侧可跑 30B 大模型

在 10 月 1 日的 Mate 90 系列发布会上，余承东正式揭晓了该系列的芯片阵容：标准版搭载麒麟 9030，Mate 90 Pro 搭载麒麟 9035，Mate 90 Pro Max 典藏版与 Mate 90 RS 非凡大师搭载麒麟 9050 Pro。

据华为发布会公布的数据，Mate 90 Pro Max 整机性能较上代提升 31%，Mate 90 Pro 提升 20%，标准版提升 27%。麒麟 9050 Pro 集成灵犀 CPU、马良 GPU 和达芬奇架构 NPU，其中马良 GPU 计算单元与缓存翻倍，NPU 支持在端侧部署 30B 参数的混合专家架构大模型。

值得注意的是，麒麟 9050 Pro 早在 9 月 7 日已随 Mate XT 2 三折叠手机首发亮相。从行业视角来看，这条技术路径的持续演进，将决定华为芯片未来能在多大程度上缩小与最先进制程的差距。国研新经济研究院创始院长朱克力在接受《经济参考报》采访时表示，首款采用逻辑折叠技术的高性能芯片发布，”最大价值在于完成从技术攻关到大规模商业跑通的闭环验证，证明依托体系创新、架构创新，走出后摩尔时代的差异化技术路线具备现实可行性”。