从”一块通吃”到”一拆为二”

第八代TPU包含两款新品：专为模型训练设计的TPU 8t，以及专为推理优化的TPU 8i。这是谷歌史上首次将训练与推理任务拆分至独立芯片。谷歌AI与基础设施高级副总裁兼首席技术官阿明·瓦赫达特（Amin Vahdat）在官方博客中指出，”随着AI智能体的兴起，业界将受益于针对训练和推理需求分别专门优化的芯片”。Alphabet首席执行官桑达尔·皮查伊（Sundar Pichai）则强调，新架构旨在”以具有成本效益的方式，提供同时运行数百万个智能体所需的大规模吞吐量和低延迟”。

TPU 8t：为预训练堆算力

TPU 8t由谷歌与博通（Broadcom）共同设计，定位超大规模模型训练的旗舰。单个超级计算节点最多可整合9600块芯片，配备2PB高带宽内存，每Pod计算性能达121 exaflops（FP4精度），较上一代Ironwood提升约3倍，同等价格下性能提升2.8倍。借助JAX与Pathways框架，分布式训练可扩展至单一集群超过100万块芯片。

网络层面，谷歌为TPU 8t引入全新的Virgo互连架构，数据中心网络带宽较上一代最高提升4倍，单套网络可互联逾13.4万块芯片，提供高达47Pbps的非阻塞双向带宽。芯片还集成了SparseCore专用加速器处理不规则内存访问，并支持原生FP4精度，使矩阵运算单元吞吐翻倍。

TPU 8i：为推理压延迟

TPU 8i首次由谷歌与联发科（MediaTek）合作设计，重心在于消除推理时的”等待室效应”。单个Pod可扩展至1152块芯片，提供11.6 exaflops（FP8）算力，较Ironwood同等价格下性能提升80%，每瓦性能提升117%。

其最显著的硬件特征是集成384MB片上SRAM，容量是上一代的三倍，可将更大的KV Cache保留在芯片上，减少长上下文解码时的核心空闲等待。芯片引入集合通信加速引擎（CAE），将多核心结果聚合延迟降至近乎零。网络拓扑上，TPU 8i放弃传统的3D环形结构，改用Boardfly层级互连：在1024芯片规模下，任意两芯片通信最多仅需7跳，而3D环形需16跳，网络直径缩减56%，对混合专家模型（MoE）的跨芯片令牌路由尤为有利。

提速的逻辑：发布节奏从两年缩到更快

《日经亚洲》报道的核心，是谷歌正缩短自研芯片的发布周期。两款第八代TPU均采用台积电2纳米制程，目标2027年底量产，并配合谷歌第四代液冷技术散热。为支撑这一节奏，谷歌资本支出已从2025年的914.5亿美元，冲高到2026年的1750亿至1850亿美元，主因正是AI服务器与基础设施的建设。

客户侧也在跟进：人工智能公司Anthropic已承诺采用数吉瓦（GW）级别的TPU算力，并计划到2027年扩展至3.5吉瓦；Citadel Securities用TPU构建量化研究平台，美国能源部旗下17个国家实验室也已全面采用基于TPU的AI系统。

中国市场的参照

训练与推理需求分化，正成为全球AI芯片设计的共同趋势。中国市场的自研AI芯片厂商同样在沿”训练专用+推理专用”的方向推进，推理芯片被视为继训练之后的新战场。对国内云服务商与芯片设计企业而言，如何针对智能体高并发、低延迟的推理负载做专项优化，将是下一阶段竞争力的关键。这一路径与谷歌的”一拆为二”在方向上一致，但具体产品节奏与生态成熟度仍有差异。